주문형 반도체 (ASIC) Floorplan 자동화 - Part I

문제 상황

• 수십~수백 개 Macro와 수백만 연결 관계를 고려해야 하는 ASIC Floorplan 작업
• 수작업 중심 설계와 긴 후속 검증 주기에 따른 일정·품질 편차
• 소자 근접 배치와 Routing Resource 초과에 따른 Violation 방지의 동시 요구

구조와 흐름

• ASIC Physical Design의 Floorplan·Placement·Routing 순서와 Macro 선배치 구조
• Standard Cell 클러스터링으로 약 12만 개 소자 문제 규모 축소
• 연결 관계와 배치 정보를 임베딩하고 강화학습 Agent가 순차 배치하는 Placer
• Placement Optimization 후 WNS와 Frequency로 배치 결과 검증

선택 이유

• 메타 휴리스틱의 대규모 문제 처리 시간·수렴 불확실성 한계
• 최적 배치 정답 대신 성능 측정치 피드백을 활용하는 강화학습 적합성
• WNS 0 이상과 최대 Frequency를 목표로 한 Performance 중심 평가

성능/운영 포인트

• 저복잡도 Netlist에서 전문가 Floorplan 및 ICC2 Macro Auto Placement와 유사한 성능
• Standard Cell 중앙·Macro 외곽 배치 제약부터 제거하는 점진적 학습 난이도 구성
• 60만·100만 개 이상 Netlist와 최소 추가 학습 목표